TPS70751-EP具有加电时序的双通道输出低压降稳压器 Texas Instruments德州仪器TI

TPS707xx系列器件旨在为需要双输出稳压器的TI DSP、处理器电源、ASIC、FPGA和数字应用提供完整的电源管理解决方案。易于编程的测序功能，使该家族理想的任何TI DSP应用与功率测序的要求。

高精度、快速瞬态响应、SVS监控电路（上电复位）、手动复位输入、使能功能等差异化特性，提供了完整的系统解决方案。

TPS707xx系列稳压器提供极低的压差（LDO）电压和双输出，具有上电顺序控制，主要用于DSP应用。这些器件具有极低的噪声输出性能，无需使用任何额外的滤波器旁路电容，并且设计具有快速瞬态响应，并且在10µF低ESR电容下稳定。

TPS70751的固定电压为3.3 V/1.8 V。稳压器1可以支持高达250 mA和稳压器2可以支持高达125 mA。单独的电压输入允许设计人员配置源功率。

由于PMOS器件表现为低值电阻，因此压降电压非常低（在稳压器1上通常为83 mV）并且与输出电流成正比。此外，由于PMOS通通元件是电压驱动器件，因此静态电流非常低且与输出负载无关（在整个输出电流范围内最大230 μ a）。

这款LDO系列还具有睡眠模式；对EN（使能）施加高信号关闭两个稳压器，在TJ = 25°C时将输入电流降低到1µa。

当使能（EN）引脚连接到低电平输入电压时，设备使能。两个稳压器的输出电压分别在VSENSE1和VSENSE2引脚检测。

序列（SEQ）引脚处的输入信号控制两个稳压器的上电顺序。当设备使能并且SEQ被拉高或保持打开时，VOUT2首先打开，VOUT1保持关闭，直到VOUT2达到其调节输出电压的约83%。此时，VOUT1处于打开状态。如果VOUT2被拉到83%以下（即过载情况），VOUT1关闭。拉低SEQ反转上电顺序和VOUT1首先打开。SEQ连接到一个内部上拉电流源。

对于每个稳压器，都有一个内部放电晶体管，当稳压器关闭（禁用）时将输出电容放电。电源good （PG1）引脚报告VOUT1的电压状况。电源good可用于实现由稳压器1提供的电路的SVS。

TPS70751具有复位功能（SVS、POR或上电复位）。在欠压情况下，复位输出在DSP系统和相关数字应用中启动复位。RESET表示VOUT2和手动复位（MR1和MR2）脚的状态。

当VOUT2达到稳压的95%，且MR1和MR2处于逻辑高电平时，RESET延时120ms后进入高阻抗状态。当VOUT2稳压输出电压拉低于其稳压的95%（即过载状态）时，RESET进入逻辑低状态。为了监控VOUT1， PG1输出可接MR1或MR2。

该器件具有欠压锁定（UVLO）电路，可防止内部稳压器在VIN1达到2.5 V之前打开。