CDCF5801A具有低至10ps以下可编程延迟线路的低抖动基于PLL的倍频器和分频器 Texas Instruments德州仪器TI

CDCF5801A提供参考时钟（REFCLK）信号的时钟倍增，具有独特的延迟或提前CLKOUT/CLKOUTB的能力，通过相位校准器的步长仅为1.3 mUI。对于DLYCTRL引脚上的每个上升沿，只要LEADLAG输入在DLYCTRL上升沿时检测到低信号，CLKOUT就会延迟1.3-mUI步长。类似地，对于dlctrl引脚上的每个上升沿，只要LEADLAG引脚在过渡期间高，CLKOUT就会被推进1.3-mUI步长。这种独特的功能允许器件在CLKOUT/CLKOUTB和系统中任何一个其他CLK之间相位对齐（零延迟），通过馈送需要对齐到DLYCTRL和LEADLAG引脚的时钟。此外，它还提供了通过在dlctrl引脚上提供适当数量的边来编程固定延迟的能力，同时将LEADLAG引脚绑带到直流高电平或低电平。其他可能的应用包括：

使输出时钟信号的上升沿与输入时钟上升沿对齐

在需要很长的锁相环反馈线的应用中避免锁相环不稳定

隔离抖动和数字开关噪声

具有良好ppm频率稳定性的系统抖动的限制

CDCF5801A具有故障安全的上电初始化状态机，支持在所有上电条件下正常运行。

CDCF5801A提供参考时钟（REFCLK）信号的时钟乘法和除法。该设备经过优化，从输入到输出具有极低的抖动影响。预分频引脚MULT[0:1]和后分频引脚P[0:2]提供了乘除比的选择，产生的CLKOUT/CLOUTKB频率范围为25 MHz至280 MHz，时钟输入参考（REFCLK）范围为12.5 MHz至240 MHz。请参阅详细的频率支持。引脚MULT[0:1]和P[1:2]的选择决定了1、2、4或8的乘法值。CDCF5801A提供多种断电/高阻抗模式，引脚P0、STOPB和PWRDN可选。CDCF5801A的另一个独特功能是通过改变VDDREF引脚上的电压，时钟输入引脚REFCLK具有高灵敏度和宽共模范围。时钟信号输出CLKOUT和CLKOUTB可以独立使用，产生单端时钟信号。CLKOUT/CLKOUTB输出也可以组合以产生适合LVDS， LVPECL或HSTL/SSTL信令的差分输出信号。CDCF5801A的特点是在-40°C至85°C的自由空气温度下工作。