CDCL1810 1.8V 1:10高性能差动时钟缓冲器 Texas Instruments德州仪器TI

CDCL1810是一款高性能时钟分配器。可编程分频器P0和P1对输出频率与输入频率的比值具有很高的灵活性：FOUT = FIN/P，其中：P (P0,P1) = 1,2,4,5,8,10,16,20,32,40,80。

CDCL1810支持1路LVDS差分时钟输入和10路CML差分输出。CML输出与LVDS接收器兼容，如果它们是交流耦合的。

通过仔细观察输入电压摆幅和共模电压限制，CDCL1810可以支持单端时钟输入，如引脚配置和功能中所述。

所有设备设置可通过SDA/SCL串行双线接口进行编程。串行接口只允许1.8V。

一个输出组相对于另一个输出组的相位可以通过SDA/SCL接口进行调整。对于倍数为5的分频比（P0, P1），相位调整步长（η）的总数等于分频比除以5。对于除后比（P0, P1）不是5的倍数，总步数（η）与除后比相同。时间单位的相位调整步长（ΔΦ）为：ΔΦ = 1/(n × FOUT)，其中FOUT为各自的输出频率。

该器件工作在1.8 v电源环境中，工作范围为-40°C至+85°C。CDCL1810采用48引脚VQFN （RGZ）封装。