SN74SSTEB32866具有地址奇偶校验的1.5V/1.8V 25位可配置寄存缓冲器 Texas Instruments德州仪器TI

这个25位1:1或14位1:2可配置的注册缓冲器设计用于1.425 v到1.9 v的VCC操作。在1:1引脚配置下，每个DIMM只需要一个器件就可以驱动9个SDRAM负载。在1:2引脚配置中，每个DIMM需要两个器件来驱动18个SDRAM负载。

除复位（reset）和控制（Cn）输入为LVCMOS外，所有输入均为SSTL_18。所有输出都是针对无端接DIMM负载优化的边控电路，满足SSTL_18和SSTL_15规格（取决于电源电压水平），除了开漏错误（QERR）输出。

SN74SSTEB32866工作于差分时钟（CLK和CLK）。数据记录在CLK走高和CLK走低的交叉点。

SN74SSTEB32866在奇偶校验位（PAR_IN）输入上接受存储器控制器的奇偶校验位，并将其与内存无关的d -输入（D2-D3, D5-D6, D8-D25，当C0 = 0和C1 = 0时）上接收的数据进行比较；当C0 = 0, C1 = 1时，D2-D3, D5-D6, D8-D14；或D1-D6， D8-D13（当C0 = 1和C1 = 1时），并指示在开漏QERR引脚（活动低）上是否发生奇偶校验错误。惯例是均等的；也就是说，有效的奇偶校验被定义为在与dimm无关的数据输入上的偶数个1，并结合奇偶校验输入位。为了计算奇偶校验，所有与dimm无关的数据输入必须绑定到一个已知的逻辑状态。

当作为单个设备使用时，C0和C1输入绑低。在此配置中，在PAR_IN输入信号上检查奇偶校验，该信号在它所应用的输入数据后一个周期到达。数据注册后两个时钟周期，产生相应的PPO （partial-parity-out）和QERR信号。