TPS703具有电源正常指示和使能功能的1A双通道超低压降稳压器 Texas Instruments德州仪器TI

TPS703xx系列器件旨在为需要双输出稳压器的TI DSP、处理器电源、ASIC、FPGA和数字应用提供完整的电源管理解决方案。易于编程的测序功能，使该家族理想的任何TI DSP应用与功率测序的要求。高精度、快速瞬态响应、SVS监控电路（上电复位）、手动复位输入、使能功能等差异化特性，提供了完整的系统解决方案。

TPS703xx系列稳压器提供极低的压降电压和双输出，具有上电顺序控制，主要用于DSP应用。这些器件具有低噪声输出性能，无需使用任何额外的滤波器旁路电容，并且设计具有快速瞬态响应，并且在47 μ F低ESR电容下稳定。

这些设备具有固定的3.3 V/2.5 V, 3.3 V/1.8 V, 3.3 V/1.5 V, 3.3 V/1.2 V和可调电压选项。稳压器1最大支持1a，稳压器2最大支持2a。单独的电压输入允许设计人员配置源功率。

由于PMOS通通元件的行为是一个低值电阻，因此压降电压非常低（在稳压器1上通常为160mV），并且与输出电流成正比。此外，由于PMOS通通元件是电压驱动器件，因此静态电流非常低且与输出负载无关（在整个输出电流范围内最大250 μ a）。这款LDO系列还具有睡眠模式；对EN（使能）施加高信号关闭两个稳压器，在TJ = +25°C时将输入电流降低到1µa。

当EN引脚连接到低电平输入电压时，设备使能。两个稳压器的输出电压分别在VSENSE1和VSENSE2引脚检测。

SEQ引脚处的输入信号控制两个稳压器的上电顺序。当设备使能并且SEQ端子被拉高或打开时，VOUT2首先打开，VOUT1保持关闭，直到VOUT2达到其稳压输出电压的约83%。此时VOUT1打开。如果VOUT2被拉至其稳压的83%以下（即处于过载状态），则VOUT1关断。拉低SEQ端子反转上电顺序和VOUT1首先打开。SEQ引脚连接到内部上拉电流源。

对于每个稳压器，都有一个内部放电晶体管，当稳压器关闭（禁用）时将输出电容放电。

PG1引脚报告VOUT1的电压状况。PG1引脚可用于实现由稳压器1提供的电路的SVS （POR，或上电复位）。

TPS703xx具有复位功能（SVS、POR或上电复位）。RESET是一个有效的低漏开输出，需要一个上拉电阻才能正常工作。当满足以下三个条件时，当上拉时，RESET在120ms延迟后进入高阻抗状态（即逻辑高）。首先，VIN1必须处于欠压状态以上。其次，手动复位（MR）引脚必须处于高阻抗状态。第三，VOUT2必须高于其调节电压的约95%。为了监控VOUT1， PG1输出引脚可以接MR1或MR2。RESET可用于驱动上电复位或低电量指示灯。如果不使用RESET，它可以保持浮动状态。

内部偏置电压由VIN1供电，需要2.7V才能实现完整功能。每个稳压器输入都有欠压锁定电路，防止每个输出打开，直到各自的输入达到2.5 V。