CDCDLP223用于DLP系统的3.3V时钟合成器 Texas Instruments德州仪器TI

CDCDLP223是一款基于锁相环的高性能时钟合成器，针对DLP™系统进行了优化。它使用一个20 MHz的晶体产生基频，并推导出100 MHz HCLK和300 MHz HCLK输出的频率。此外，CDCDLP223在20mhz输出端产生20mhz晶体振荡器频率的缓冲副本。

100mhz HCLK输出为XDR时钟发生器（CDCD5704）提供参考时钟。默认配置采用向下扩展0.5%的扩频时钟，减少电磁干扰（EMI）。扩频时钟（SSC）通过串行控制接口打开和关闭。

300 MHz HCLK输出为DLP™控制ASIC的DMD控制逻辑提供200-400 MHz时钟信号。频率选择在20兆赫的步骤是可以通过串行控制接口。采用±1.0%或±1.5%中心扩频时钟，可通过串行控制接口关闭

CDCDLP223具有故障安全启动电路，只有在施加足够的电源电压并从晶体振荡器传递稳定振荡时才能启用锁相环。在晶体启动时间和锁相环稳定时间之后，所有输出都可以使用。

CDCDLP223工作于单3.3 v电源，工作范围为-40°C至85°C。