SN74SSTU32864具有SSTL_18输入和输出的500MHz、25位可配置寄存缓冲器 Texas Instruments德州仪器TI

这个25位1:1或14位1:2可配置的注册缓冲器设计用于1.7 v到1.9 v的VCC操作。在1:1引脚配置下，每个DIMM只需要一个器件就可以驱动9个SDRAM负载。在1:2引脚配置中，每个DIMM需要两个器件来驱动18个SDRAM负载。

除了LVCMOS复位（reset）和LVCMOS控制（Cn）输入外，所有输入都是SSTL_18。所有输出都是针对无端接DIMM负载优化的边控电路，符合SSTL_18规格。

SN74SSTU32864工作于一个差分时钟（CLK和CLK\）。数据记录在CLK走高和CLK走低的交叉点。

C0输入控制从寄存器a配置（低时）到寄存器b配置（高时）的1:2引脚配置。C1输入控制引脚配置从25位1:1（低时）到14位1:2（高时）。正常工作时，不应将C0和C1调换。它们应该硬连接到有效的低电平或高电平，以便在所需模式下配置寄存器。在25位1:1引脚配置中，A6、D6和H6端子被驱动为低电平，不应使用。

设备支持低功耗待机操作。当RESET\为低值时，差分输入接收器被禁用，允许非驱动（浮动）数据、时钟和参考电压（VREF）输入。此外，当RESET\为低电平时，所有寄存器复位，所有输出强制为低电平。LVCMOS的RESET\和Cn输入必须始终保持在有效的逻辑高电平或低电平。

两个VREF引脚（A3和T3）在内部通过大约150连接在一起。但是，只需要将两个VREF引脚中的一个连接到外部VREF电源。一个未使用的VREF引脚应该端接一个VREF耦合电容。

该器件还通过监控系统芯片选择（DCS\和CSR\）输入来支持低功耗有源操作，并在DCS\和CSR\输入都高时将Qn输出从变化状态门控。如果DCS\或CSR\输入低，则Qn输出正常。RESET\输入优先于DCS\和CSR\控制，并强制输出低电平。如果不需要DCS\控制功能，则可以将CSR\输入硬连接到地，在这种情况下，DCS\的设置时间要求与其他D数据输入相同。

为了确保在提供稳定时钟之前从寄存器输出已定义的输出，在上电期间必须将RESET\保持在低状态。