CDC509 3.3V相位锁定环路时钟驱动器 Texas Instruments德州仪器TI

CDC509是一款高性能、低倾斜、低抖动、锁相环（PLL）时钟驱动器。它使用锁相环在频率和相位上精确对准反馈（FBOUT）输出到时钟（CLK）输入信号。它是专门为使用同步dram而设计的。CDC509工作在3.3 v VCC，设计用于驱动每个输出多达五个时钟负载。

一组的五个输出和一组的四个输出提供了九个低倾斜，低抖动的CLK拷贝。输出信号占空比调整为50%，与CLK的占空比无关。每组输出可以通过控制（1G和2G）输入单独启用或禁用。当G输入高时，输出以CLK进行相位和频率切换；当G输入低时，输出被禁用到逻辑低状态。

与许多含有锁相环的产品不同，CDC509不需要外部RC网络。锁相环的环路滤波器包含在片上，最大限度地减少了元件数量、电路板空间和成本。

因为它是基于锁相环电路，所以CDC509需要一个稳定时间来实现反馈信号对参考信号的锁相。在上电和应用固定频率、固定相位的CLK信号，以及PLL参考或反馈信号的任何变化之后，都需要这个稳定时间。锁相环可以通过将AVCC绑到地来绕过测试。

CDC509的特点是在0°C至70°C范围内工作。