74SSTUB32868具有地址奇偶校验测试的28位至56位寄存缓冲器 Texas Instruments德州仪器TI

这个28位1:2可配置的注册缓冲器设计用于1.7 v到1.9 v的VCC操作。每条内存条需要一个设备驱动最多18个SDRAM负载，或者每条内存条需要两个设备驱动最多36个SDRAM负载。

所有输入都是SSTL_18，除了芯片选择门使能（CSGEN），控制(C)和复位（reset）输入，它们是LVCMOS。除QERR输出外，所有输出均为针对无端接DIMM负载优化的边控电路，符合SSTL_18规格。

74SSTUB32868从差分时钟（CLK和CLK）操作。数据记录在CLK走高和CLK走低的交叉点。

74SSTUB32868在奇偶校验位（PAR_IN）输入上接受存储器控制器的奇偶校验位，当C = 0时，将其与与dimm无关的d -输入（D1-D5, D7, D9-D12, D17-D28）上接收的数据进行比较；或D1-D12， D17-D20, D22, D24-D28（当C = 1时），并指示在开漏QERR引脚（活动低）上是否发生奇偶校验错误。约定是偶数奇偶校验，即有效的奇偶校验被定义为与dimm无关的数据输入与奇偶校验输入位相结合的偶数个数。为了计算奇偶校验，所有与dimm无关的d输入必须绑定到一个已知的逻辑状态。

74SSTUB32868包含奇偶校验功能。在设备的PAR_IN输入上检查奇偶校验，奇偶校验在它所应用的数据输入后一个周期到达。数据注册完成两个时钟周期后，产生相应的QERR信号。